Grâce à l'amélioration des capacités et des performances et à la diminution des coûts, les FPGA sont devenus une solution viable pour la fabrication de puces personnalisées et de dispositifs DSP programmables. L'élimination du bruit d'errance de la ligne de base du signal de l'électrocardiogramme (ECG) est un problème très complexe. Dans le signal ECG, le bruit d'errance de la ligne de base déforme les segments de basse fréquence. Les informations relatives aux crises cardiaques sont entraînées à partir du segment ST, il est donc très important d'avoir un signal ECG exempt de bruit. Ce travail de recherche présente la conception et la mise en oeuvre d'une architecture pour un filtre adaptatif basé sur la LMS afin de minimiser le bruit d'errance de la ligne de base, le bruit de la ligne électrique et le bruit EMG à haute fréquence du signal (ECG). Cette architecture est mise en oeuvre sur un FPGA utilisant la carte Spartan 3s400pq208-4 et le logiciel Xilinx system Generator (XSG). Les signaux expérimentés sont extraits de la base de données MIT-BIH et sont additionnés de différents bruits. L'élimination efficace du bruit de la ligne de base, du bruit de la ligne électrique et du bruit EMG à haute fréquence est vérifiée et les observations sont notées pour obtenir le SNR souhaitable.